從AMD K8L架構(gòu)說起 揭開DDR3神秘面紗
隨著本周Computex 2006在中國臺北開幕，眾多新奇IT產(chǎn)品齊聚一堂，真是另我們眼花繚亂。其中包括威剛、Elixir在內(nèi)知名內(nèi)存廠商更是將最尖端DDR3內(nèi)存展出亮相，極限頻率竟然可以運(yùn)行在1600MHz！在感嘆內(nèi)存技術(shù)飛速進(jìn)步的同時，另一方面很容易讓我們與AMD剛剛公布的下一代K8L架構(gòu)聯(lián)系到一起，似乎在內(nèi)存規(guī)范方面，AMD這次終于走在了Intel前面。DDR3內(nèi)存強(qiáng)在哪里？會在短期內(nèi)成為主流嗎？那么下面，便讓我們帶您來揭開DDR3內(nèi)存的神秘面紗。
Elixir DDR3內(nèi)存模組亮相Computex 2006目前JEDEC所公布之DDR與DDR2 PCB公板皆采用六層板之設(shè)計(jì) (non ECC U-DIMM)，但因DDR2采FBGA封裝，故PCB鉆孔數(shù)(Via)會增加，此外、BGA之球距(pitch)要有良好的控制以及PCB電測之難度將提高，以上等等因素都會反映在模塊的成本結(jié)構(gòu)上，以目前DDR2 PCB之報價相較DDR PCB之報價多約30%~40%，未來PCB成本增加也發(fā)生在DDR3世代上。
問：顯卡上都是3.3ns、2.8ns的顆粒，那為什么內(nèi)存顆粒5ns基本上已經(jīng)是極限了呢？顯卡已經(jīng)放棄了發(fā)熱量大，功耗高的DDR2顆粒，而改用發(fā)熱量小，功耗更低的DDR3，但為什么內(nèi)存卻要向著DDR2發(fā)展呢？
當(dāng)前流行的136pin封裝GDDR3顯存顆粒答：內(nèi)存（顯存）顆粒的頻率主要由兩方面決定：一是工藝制程，頻率越高要求工藝越嚴(yán)格，相應(yīng)的成本也會提高；二是布線的結(jié)構(gòu)，布線越長，電磁干擾也就越大，越不利于頻率的提高。綜合成本和結(jié)構(gòu)兩方面的考慮，顯存顆粒的速度要明顯快于內(nèi)存顆粒。顯卡使用的高速顯存GDDR是一種專門針對顯卡的DDR內(nèi)存，它是“Graphics Double Data Rate DRAM”的縮寫。
GDDR2是基于DDR2構(gòu)建的顯存，但是由于工作電壓高（2.5V）、功耗較大而被很快淘汰，其的繼任者GDDR3同樣也是基于DDR2構(gòu)建，所不同的是工作電壓降為1.8V，功耗更小。
● DDR3內(nèi)存有何具體特點(diǎn)
早在2002年6月28日，JEDEC就宣布開始開發(fā)DDR3內(nèi)存標(biāo)準(zhǔn)，但從目前的情況來看，DDR2才剛開始普及，DDR3標(biāo)準(zhǔn)更是連影也沒見到。不過目前已經(jīng)有眾多廠商拿出了自己的DDR3解決方案，紛紛宣布成功開發(fā)出了DDR3內(nèi)存芯片，從中我們仿佛能感覺到DDR3臨近的腳步。而從已經(jīng)有芯片可以生產(chǎn)出來這一點(diǎn)來看，DDR3的標(biāo)準(zhǔn)設(shè)計(jì)工作也已經(jīng)接近尾聲。
iSuppli預(yù)測內(nèi)存發(fā)展走勢半導(dǎo)體市場調(diào)查機(jī)構(gòu)iSuppli預(yù)測DDR3內(nèi)存將會在2008年替代DDR2成為市場上的主流產(chǎn)品，iSuppli認(rèn)為在那個時候DDR3的市場份額將達(dá)到55%。不過，就具體的設(shè)計(jì)來看，DDR3與DDR2的基礎(chǔ)架構(gòu)并沒有本質(zhì)的不同。從某種角度講，DDR3是為了解決DDR2發(fā)展所面臨的限制而催生的產(chǎn)物。
DDR2 800等效于PC2-6400
由于DDR2的數(shù)據(jù)傳輸頻率發(fā)展到800MHz時，其內(nèi)核工作頻率已經(jīng)達(dá)到200MHz，因此再向上提升較為困難，這就需要采用新的技術(shù)來保證速度的可持續(xù)發(fā)展性。另一方面，也是由于速度提高的緣故，內(nèi)存的地址/命令與控制總線需要有全新的拓樸結(jié)構(gòu)，而且業(yè)界也要求內(nèi)存要具有更低的能耗，所以，DDR3要滿足的需求就是：
1、更高的外部數(shù)據(jù)傳輸率
2、更先進(jìn)的地址/命令與控制總線的拓樸架構(gòu)
3、在保證性能的同時將能耗進(jìn)一步降低
4、為了滿足上述要求，DDR3在DDR2的基礎(chǔ)上采用了以下新型設(shè)計(jì)：
8bit預(yù)取設(shè)計(jì)，DDR2為4bit預(yù)取，這樣DRAM內(nèi)核的頻率只有接口頻率的1/8，DDR3-800的核心工作頻率只有100MHz，采用點(diǎn)對點(diǎn)的拓樸架構(gòu)，減輕地址/命令與控制總線的負(fù)擔(dān)。
采用100nm以下的生產(chǎn)工藝，將工作電壓從1.8V降至1.5V，增加異步重置（Reset）與ZQ校準(zhǔn)功能。
下面我們通過DDR3與DDR2的對比，來更好的了解這一未來的DDR SDRAM家族的最新成員。
● DDR3與DDR2的不同之處
1、邏輯Bank數(shù)量
DDR2 SDRAM中有4Bank和8Bank的設(shè)計(jì)，目的就是為了應(yīng)對未來大容量芯片的需求。而DDR3很可能將從2Gb容量起步，因此起始的邏輯Bank就是8個，另外還為未來的16個邏輯Bank做好了準(zhǔn)備。
2、封裝（Packages）
DDR3由于新增了一些功能，所以在引腳方面會有所增加，8bit芯片采用78球FBGA封裝，16bit芯片采用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規(guī)格。并且DDR3必須是綠色封裝，不能含有任何有害物質(zhì)。
3、突發(fā)長度（BL，Burst Length）
由于DDR3的預(yù)取為8bit，所以突發(fā)傳輸周期（BL，Burst Length）也固定為8，而對于DDR2和早期的DDR架構(gòu)的系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個4-bit Burst Chop（突發(fā)突變）模式，即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數(shù)據(jù)突發(fā)傳輸，屆時可通過A12地址線來控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操作都將在DDR3內(nèi)存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳輸控制（如4bit順序突發(fā)）。
4、尋址時序（Timing）
就像DDR2從DDR轉(zhuǎn)變而來后延遲周期數(shù)增加一樣，DDR3的CL周期也將比DDR2有所提高。DDR2的CL范圍一般在2至5之間，而DDR3則在5至11之間，且附加延遲（AL）的設(shè)計(jì)也有所變化。DDR2時AL的范圍是0至4，而DDR3時AL有三種選項(xiàng)，分別是0、CL-1和CL-2。另外，DDR3還新增加了一個時序參數(shù)——寫入延遲（CWD），這一參數(shù)將根據(jù)具體的工作頻率而定。
5、新增功能——重置（Reset）
重置是DDR3新增的一項(xiàng)重要功能，并為此專門準(zhǔn)備了一個引腳。DRAM業(yè)界已經(jīng)很早以前就要求增這一功能，如今終于在DDR3身上實(shí)現(xiàn)。這一引腳將使DDR3的初始化處理變得簡單。當(dāng)Reset命令有效時，DDR3內(nèi)存將停止所有的操作，并切換至最少量活動的狀態(tài)，以節(jié)約電力。在Reset期間，DDR3內(nèi)存將關(guān)閉內(nèi)在的大部分功能，所以有數(shù)據(jù)接收與發(fā)送器都將關(guān)閉。所有內(nèi)部的程序裝置將復(fù)位，DLL（延遲鎖相環(huán)路）與時鐘電路將停止工作，而且不理睬數(shù)據(jù)總線上的任何動靜。這樣一來，將使DDR3達(dá)到最節(jié)省電力的目的。
6、新增功能——ZQ校準(zhǔn)
ZQ也是一個新增的腳，在這個引腳上接有一個240歐姆的低公差參考電阻。這個引腳通過一個命令集，通過片上校準(zhǔn)引擎（ODCE，On-Die Calibration Engine）來自動校驗(yàn)數(shù)據(jù)輸出驅(qū)動器導(dǎo)通電阻與ODT的終結(jié)電阻值。當(dāng)系統(tǒng)發(fā)出這一指令之后，將用相應(yīng)的時鐘周期（在加電與初始化之后用512個時鐘周期，在退出自刷新操作后用256時鐘周期、在其他情況下用64個時鐘周期）對導(dǎo)通電阻和ODT電阻進(jìn)行重新校準(zhǔn)。
7、參考電壓分成兩個
對于內(nèi)存系統(tǒng)工作非常重要的參考電壓信號VREF，在DDR3系統(tǒng)中將分為兩個信號。一個是為命令與地址信號服務(wù)的VREFCA，另一鍪俏葑芟叻竦腣REFDQ，它將有效的提高系統(tǒng)數(shù)據(jù)總線的信噪等級。
8、根據(jù)溫度自動自刷新（SRT，Self-Refresh Temperature）
為了保證所保存的數(shù)據(jù)不丟失，DRAM必須定時進(jìn)行刷新，DDR3也不例外。不過，為了最大的節(jié)省電力，DDR3采用了一種新型的自動自刷新設(shè)計(jì)（ASR，Automatic Self-Refresh）。當(dāng)開始ASR之后，將通過一個內(nèi)置于DRAM芯片的溫度傳感器來控制刷新的頻率，因?yàn)樗⑿骂l率高的話，消電就大，溫度也隨之升高。而溫度傳感器則在保證數(shù)據(jù)不丟失的情況下，盡量減少刷新頻率，降低工作溫度。不過DDR3的ASR是可選設(shè)計(jì)，并不見得市場上的DDR3內(nèi)存都支持這一功能，因此還有一個附加的功能就是自刷新溫度范圍（SRT，Self-Refresh Temperature）。通過模式寄存器，可以選擇兩個溫度范圍，一個是普通的的溫度范圍（例如0℃至85℃），另一個是擴(kuò)展溫度范圍，比如最高到95℃。對于DRAM內(nèi)部設(shè)定的這兩種溫度范圍，DRAM將以恒定的頻率和電流進(jìn)行刷新操作。
9、局部自刷新（RASR，Partial Array Self-Refresh）
這是DDR3的一個可選項(xiàng)，通過這一功能，DDR3內(nèi)存芯片可以只刷新部分邏輯Bank，而不是全部刷新，從而最大限度的減少因自刷新產(chǎn)生的電力消耗。這一點(diǎn)與移動型內(nèi)存（Mobile DRAM）的設(shè)計(jì)很相似。
10、點(diǎn)對點(diǎn)連接（P2P，Point-to-Point）
這是為了提高系統(tǒng)性能而進(jìn)行了重要改動，也是與DDR2系統(tǒng)的一個關(guān)鍵區(qū)別。在DDR3系統(tǒng)中，一個內(nèi)存控制器將只與一個內(nèi)存通道打交道，而且這個內(nèi)存通道只能一個插槽。因此內(nèi)存控制器與DDR3內(nèi)存模組之間是點(diǎn)對點(diǎn)（P2P，Point-to-Point）的關(guān)系（單物理Bank的模組），或者是點(diǎn)對雙點(diǎn)（P22P，Point-to-two-Point）的關(guān)系（雙物理Bank的模組），從而大大減輕了地址/命令/控制與數(shù)據(jù)總線的負(fù)載。而在內(nèi)存模組方面，與DDR2的類別相類似，也有標(biāo)準(zhǔn)DIMM（臺式PC）、SO-DIMM/Micro-DIMM（筆記本電腦）、FB-DIMM2（服務(wù)器）之分，其中第二代FB-DIMM將采用規(guī)格更高的AMB2（高級內(nèi)存緩沖器）。不過目前有關(guān)DDR3內(nèi)存模組的標(biāo)準(zhǔn)制定工作剛開始，引腳設(shè)計(jì)還沒有最終確定。
除了以上10點(diǎn)之外，DDR3還在功耗管理，多用途寄存器方面有新的設(shè)計(jì)，但由于仍入于討論階段，且并不是太重要的功能，在此就不詳細(xì)介紹了。
● DDR3將成為DDR家族的終結(jié)之作
從整體的規(guī)格上看，DDR3在設(shè)計(jì)思路上與DDR2的差別并不大，提高傳輸速率的方法仍然是提高預(yù)取位數(shù)。但是，就像DDR2和DDR的對比一樣，在相同的時鐘頻率下，DDR2與DDR3的數(shù)據(jù)帶寬是一樣的，只不過DDR3的速度提升潛力更大。所以初期我們不用對DDR3抱以多大的期望，就像當(dāng)初我們對待DDR2一樣。當(dāng)然，在能耗控制方面，DDR3顯然要出色得多，因此將可能率先受到移動設(shè)備的歡迎，就像最先歡迎DDR2內(nèi)存的不是臺式機(jī)，而是服務(wù)器一樣。在CPU外頻提升最迅速的PC臺式機(jī)領(lǐng)域，DDR3未來也將經(jīng)歷一個慢熱的過程。
0.6ns GDDR4顯存早已出樣，頻率高達(dá)3.2GHz！
DDR2苦等多年，終于在2006年成為主流
2006年5月23日，AMD正式發(fā)布了AMD正式發(fā)布了全新一代AM2接口處理器，總共包括了15款產(chǎn)品覆蓋低、中、高端市場，苦等多年的DDR2內(nèi)存終于有機(jī)會在2006年成為主流。但在各DRAM制造商的Roadmap上，都可以在2007年看見DDR3的影子，而現(xiàn)階段DDR3的應(yīng)用多半用于顯卡上。2007年后各廠會記起這次世代交替的教訓(xùn)而耐心等待市場需求興起，或是仍會從合約市場將主導(dǎo)市場需求進(jìn)入DDR3，屆時需要觀察是否有更大宗的產(chǎn)品應(yīng)用可以刺激消費(fèi)者對于DDR3的需求。
以上說了這么多，最后讓我們來看看下一代K8L架構(gòu)更多細(xì)節(jié)。
● AMD K8L架構(gòu)更多細(xì)節(jié)
從AMD CTO Phil Hester 6月2日公布出的AMD K8L架構(gòu)細(xì)節(jié)來看，AMD下一代K8L架構(gòu)最主要的特點(diǎn)是采用模塊化設(shè)計(jì)，從三級緩存到內(nèi)存控制器，K8L核心內(nèi)的每個組件都采用模塊化設(shè)計(jì)，K8L的組件模塊化設(shè)計(jì)將帶來更強(qiáng)壯的性能和優(yōu)化的連接界面。
AMD K8L處理器的每個核心都具備32KB+32KB的一級緩存，256KB的二級緩存和2MB的三級緩存，并且根據(jù)AMD的藍(lán)圖顯示，三級緩存容量還將進(jìn)一步提升。AMD表示，一級緩存容量減半是考慮到三級緩存加入的優(yōu)化做法。
K8L架構(gòu)采用DICE動態(tài)獨(dú)立核心管理，ACPI層可以單獨(dú)動態(tài)的控制每個核心功耗，在系統(tǒng)不使用該核心的情況下，可以將該核心完全關(guān)閉。
基于K8L架構(gòu)的Opteron處理器將集成4條16-bit HyperTransport-3連接，并且可以轉(zhuǎn)變成8條8-bit HyperTransport連接，以達(dá)到8個處理器插座達(dá)到最大32個完全互連核心的目的。
AMD K8L架構(gòu)原生支持4核心設(shè)計(jì)，但在2007年中，AMD將推出雙核心桌面版本的K8L處理器，K8L處理器將支持DDR2和DDR3內(nèi)存。而從目前的情況來看，DDR2內(nèi)存顯然不是AMD最好的選擇，高頻率、低時序的DDR3內(nèi)存必然會是AMD積極開拓的對象。除AMD的單方努力外，Intel芯片組的發(fā)展也對DDR3內(nèi)存起到不可忽視的推動作用。不過目前Intel方面還沒有明確公布出支持DDR3內(nèi)存芯片組的詳細(xì)規(guī)格，讓我們共同拭目以待吧！<
關(guān)注我們
