酷睿架構(gòu)首款處理器測試 5大創(chuàng)新解析
測試標題酷睿架構(gòu)首款處理器測試 5大創(chuàng)新解析
2006年06月28日 08:22 作者：GamePC 編輯：靳勝春
2006年6月27日，英特爾公司面向服務器、工作站、通信、存儲和嵌入式細分市場，大批量上市全新雙核英特爾®至強®處理器5100系列（研發(fā)代碼：Woodcrest）。該處理器基于革命性的全新英特爾®酷睿™微體系架構(gòu)，結(jié)合了許多全新處理器設計方法，并以全球非常先進的制造工藝，在服務器性能、能效和成本優(yōu)勢方面建立了毋庸置疑的領導地位。內(nèi)部訂單顯示，從今天算起，已有150多家廠商，在200多種服務器和工作站模型里計劃裝備該處理器。
Intel攜手眾廠商發(fā)布新一代至強5100系列
作為取代NetBurst構(gòu)架的Dempsey Xeon處理器的最新Xeon家族產(chǎn)品，Woodcrest也采用了和Dempsey相同的65nm工藝制作，兩者最大功耗均為130w。但是Woodcrest在性能/功耗比上大幅強于Dempsey。據(jù)Intel宣稱，Woodcrest處理器性能/功耗比比Dempsey高出2-3倍。和AMD Opteron處理器相比，Intel宣稱Woodcrest處理器可以節(jié)省功耗33%。實際測試顯示，Woodcrest處理器在一些情況下，處理器功耗比Opteron節(jié)省10%到15%。
設計上，與Dempsey分離的2*2MB L2緩存設計不同，Woodcrest采用4M共享L2緩存。而首批上市的Core2Duo以及Woodcrest Xeon將不支持HT技術，這項技術可以使得Dempsey Xeon處理器在某些情況下可以同時執(zhí)行4個線程，但是這項技術有望在稍后的時間加入到Core2Duo XE以及Woodcrest Xeon中。
主板支持方面，Xeon DP和現(xiàn)有的LGA771主板兼容，內(nèi)存采用DDR2內(nèi)存，支持DDR2-533或者DDR2-667，代號為Bensley平臺的Woodcrest Xeon DP處理器主板一般集成1條PCI Express顯卡插槽。
Intel Xeon Processor
Processor Brand
Processor No.
Core /FSB
L2 Cache
Price
Xeon Processor DPWoodcrest Bin-0)
5160
3.0GHz /
4MB
$850
Xeon Processor DPWoodcrest Bin-1)
5150
2.66GHz /
4MB
$690
Xeon Processor DPWoodcrest Bin-2)
5140
2.33GHz /
4MB
$455
Xeon Processor DPWoodcrest Bin-3)
5130
2.0GHz /
4MB
$320
Xeon Processor DPWoodcrest Bin-4)
5120
1.86GHz /
4MB
$260
Xeon Processor DPWoodcrest Bin-5)
5110
1.60GHz /
4MB
$210
價格方面，Xeon DP的千顆批發(fā)單價從210到850美金不等。全球大部份服務器廠商都將出貨Xeon DP服務器產(chǎn)品，其中Apple蘋果電腦將采用Xeon DP處理器生產(chǎn)新一代Xserve服務器。盡管Woodcrest于今天發(fā)布，但是Intel將首先滿足OEM和系統(tǒng)集成商的需求，渠道商將于2周后拿到處理器實物。而零售商表示，盒裝的Woodcrest可能將于8月才在市場上出現(xiàn)。
而作為競爭對手的AMD，將于今年8月1日發(fā)布其最新的大型服務器用處理器?；贚GA 1207針 Socket F，F(xiàn)制程的最新版Opteron。
基于英特爾酷睿微體系架構(gòu)的第一款處理器
Core微體系架構(gòu)提升了新處理器的性能，同時也是冠以Intel Core 2 Duo處理器品牌的移動和桌面產(chǎn)品的設計基礎。Intel Core微架構(gòu)相比上代架構(gòu)，約有70-80%的架構(gòu)和線路被重新設計，并加入了五項主要改革，包括寬位動態(tài)執(zhí)行、智能功率特性、高級智能高速緩存、智能內(nèi)存訪問以及高級數(shù)字媒體增強，本文將會詳細介紹這五項技術創(chuàng)新的原理。
英特爾寬位動態(tài)執(zhí)行（Intel Wide Dynamic Execution）
Pentium Pro開始，Intel加入了Dynamic execution動態(tài)執(zhí)行，令x86處理器首次支援Data Flow Analysis、Speculative Execution、Out of Order Execution及Super Scalar等RISC的處理器技術技術。直至Pentium 4的NetBurst架構(gòu)則被再度改良稱為Advanced Dynamic Executive，它采用更深的Out of Order Speculative Executive引擎，以善用高Pipeline Stage架構(gòu)減少浪費，同時改善Branch-Prediction機制減少造成分支預測錯誤，全是為了高時脈政策而鋪路。
明顯地，Intel Core微架構(gòu)的Wide Dynmaic Execution和Adcanced Dynamic Executive意念不同，它的出發(fā)點在于如何提高每周期指令處理數(shù)目，改善執(zhí)行時間及提升處理器的能源效益，Core微架構(gòu)擁有4組Decoder(3 Simple decoders + 1 Complex decoder)，比上代Pentium Pro(P6)/PentiumII/PentiumIII/Pentium M架構(gòu)擁有2 Simple decoders + 1 Complex decoder可多處理一組指令，與AMD K8不同的是它只擁有3組Complex ecoders，正常來說大部份x86指令均可以采用Simple Coder把它翻譯成一個Micro-Op指令，只有極少數(shù)學運算的指令，需要采用Complex decoders來把它翻譯為四個Micro-Ops指令，因此在正常情況下Core微架構(gòu)對比Netburst及K8有更優(yōu)秀的指令執(zhí)行效率。取消了高時脈政策，Intel Core微架構(gòu)用回較高效率的14層Pipelines，為了提升分支預測的能力及準確性，Branch Predictor的Bandwitdh提升20B(K8、Banias為16B，Netburst為4B)，這些都是體現(xiàn)了"Wide"的意念。
Wide Dynamaic Execution首次加入了Macro-Fusion技術。在舊世代的微架構(gòu)中，每個指令被送來時其解碼及執(zhí)行動作是完全獨立的，但Intel Core微架構(gòu)可以讓常見的指令組例如一個Compare指令配隨后擁有一個Jump指令，便可把這個指令組合成單一的Micro-Op指令，這令Core微架構(gòu)在特定情況下每個周期有運算五組指令，據(jù)Intel表示大部份x86程序，約每十至十五個指令就會出現(xiàn)一組可透過Macro -Fusion被組合，因此減少了程序執(zhí)行所需運算時間、提升效能卻不會增加處理器的功耗，為此Intel亦改良ALU(Arithmetic Logic Unit)部份以支援Macro-Fusion技術。
此外，Intel Core微架構(gòu)保留了Banias微架構(gòu)的Micro-op Fusion技術，在現(xiàn)代的x86處理器，x86指令(Macro-ops)會被分拆去為長短相同的Micro-Ops指令，才會被送往處理器的Pipeline等候執(zhí)行，而Micro-op Fusion能把相同的Macro-ops混合成單一個Micro-ops，減少了Micro-ops運算的數(shù)目亦令處理器運作排序更有效率，據(jù)Intel表示，Micro-op Fision透過Out-of-order邏輯可以減高達10%的Micro-op指令執(zhí)行數(shù)?？偫ǘ?，Macro-Fusion及Micro-op Fision提升了核心的執(zhí)行效率同時保持高能源效益。
英特爾智能功率特性（Intel Intelligent Power Capability）
由于上代Prescott處理器功耗表現(xiàn)并未如理想，故新一代Core架構(gòu)針對功耗上作出重良的改善稱為Intel Intelligent Power Capability技術，處理器在制程技術作出優(yōu)化，例如采用先進的65奈米Strained Silicon技術、加入Low-K Dielectric物質(zhì)及增加金屬層，相比上代90奈米制程減少漏電情況達1千倍。但最值得注意的是，Intel加入了細微的邏輯控制機能獨立開關各運算單元，只有需要時才會被開啟，避免閑置時出現(xiàn)不必要的功耗浪費，稱為Sleep Transistors技術，此外，把核心各個Buses及Array采用獨立控制其VCC電壓，當這些部份被閑置時會被運作于低功耗模式中。
以往要實現(xiàn)達成Power Gating是十分困難，因為在元件開關的過程需要消耗一定程度的能源，而且需要克服由休眠至恢復工作出現(xiàn)的延遲值，故此在Intel Intelligent Power Capability設計考慮到如何優(yōu)化Sleep Transistor的應用，并確保不會因Sleep Transistors技術而影響效能表現(xiàn)。在Computex TW 06期間，Intel就曾展示一臺Core 2 Duo E6300(1.86GHz/2MB L2/1066MHz FSB)在沒有采用風扇輔助下完全負載前景播放HD WMV9影片、背景同時不斷重覆Lame Audio Encoding WAV to MP3壓縮，經(jīng)過20分鐘后仍能保持正常運作，用手觸摸處理器散熱器表面只是微熱，相反北橋散熱器的溫度要比它還要燙手，很難想像這顆65W TDP的處理器竟有如高水準表現(xiàn)，據(jù)Intel表示由于影片壓縮工作部份核心元件并不會被使用，會被關掉或是運作于低功耗模式中，縱使其他核心部份正部完全負載。
英特爾高級智能高速緩存（Intel Advanced Smart Cache）
Intel第一代雙核心處理器設計只是單純地把兩顆核心封裝在一起，并分享同一個Front Side Bus(FSB)頻寬，當其中一顆核心使用FSB時，另一顆便需要等待另一顆的完成才能使用FSB，加上Intel FSB設計是單向存取，還需要透過北橋來讀取系統(tǒng)記憶體資料，均嚴重加重Intel的FSB工作量，兩顆核心亦沒有直接溝通的橋梁，如果CPU 0的L2 Cache需要讀取CPU 1的L2 Cache，更是需要經(jīng)過FSB及北橋才能達至出現(xiàn)嚴重的延遲。
Intel Core微架構(gòu)對此作出了大幅改良，全新的Intel Advanced Smart Cache有效加強多核心架構(gòu)的效率，傳統(tǒng)的雙核心設計每個獨立的核心都有自己的L2 Cache，但Intel Core微架構(gòu)則是透過核心內(nèi)部的Shared Bus Router共用相同的L2 Cache，當CPU 1運算完畢后把結(jié)果存在L2 Cache時，CPU 0便可透過Shared Bus Router讀取CPU 1放在共用L2 Cache上資料，大幅減低讀取上的延遲并減少使用FSB頻寬，同時加入L2 & DCU Data Pre-fetchers及Deeper Write output緩沖記憶體，大幅增加了Cache的命中率。
相比現(xiàn)時K8的雙核心L2 Cache架構(gòu)，也是比不上Advanced Smart Cache設計，因為共用L2 Cache能進一步減少了Cache Misses的情況，K8微架構(gòu)在CPU 0需要讀取CPU 1 L2 Cache的資料時，需要向System Request Interface提向要求并透過Crossbar Switch就把取讀資料，但CPU 0發(fā)現(xiàn)讀取自己的L2 Cache沒有該筆資料才會要求讀取CPU 1的L2 Cache資料，情況等同于CPU 0的L3 Cache，而共用的L2 Cache設計卻沒有以上需要，AMD已明確在下一代K8L微架構(gòu)中加入相似Shared Cache技術，但K8L產(chǎn)品在AMD Roadmap中暫定于2007年H2才能登場。
Smart Cache架構(gòu)還有很多不同的好處，例如當兩顆核心工作量不平均時，如果獨立L2 Cache的雙核心架構(gòu)有機會出現(xiàn)其中一顆核心工作量過少，L2 Cache沒有被有效地應用，但另一顆核心的L2 Cache卻因工作量過重，L2 Cache容量沒法應付而需要傳取系統(tǒng)記憶體，值得注意的是它并無法借用另一顆核心的L2 Cache空間，但SmartCache因L2 Cache是共用的而沒有這個問題。
Shared Bus Router除了更有效處理L2 Cache讀取外，還會為雙核心使用FSB傳輸進行排程，新加入的Bandwidth Adaptation機制改善了雙核心共用FSB時的效率，減少不必要的延遲，其實這個Shared Bus Router設計確實有點像K8的System Request Interface及Crossbar Switch的用途。此外，Intel Advanced SmartCache架構(gòu)用在行動處理器上亦很有優(yōu)勢，系統(tǒng)工作量不高或是處于閑置狀態(tài)下，Intel Core微架構(gòu)可以把其中一顆核心關掉，以減少處理器的功耗，不過卻可以保持4MB L2 Cache運是保持工作，而且Shared Bus Router更可以因應L2 Cache的需求量改變L2 Cache的大小，在不必要時關掉部份L2 Cache以減低功耗，但在獨立L2 Cache的雙核心，如果要把其中一個Cache關掉，則必需要把其中一顆核心的L2 Cache資料移交出來，而且Cache亦會和核心同時被關閉，并沒法因應需求實時改變或關掉部份L2 Cache的容量以減低功耗。
英特爾智能內(nèi)存訪問（Intel Smart Memory Access）
Intel Core微架構(gòu)同時亦改良了記憶體傳取效能，每顆核心均擁有3個獨立Prefetchers(2 Data and & 1 Instruction)，及2個L2 Prefetchers，能同時地偵出Multiple Streaming及Strided Acess Patterns，讓核心需要的資料提早準備就緒于L1之中，兩組L2 Prefetchers則會分析L2 Cache資料并保留有日后需要的資料于L2 Cache之中。Core微架構(gòu)的L1 Cache設計放棄使用上代Netburst的Trace Cache設計，因為Trace Cache的最大優(yōu)點在于較長的Pipeline Stage微架構(gòu)，而Core只擁有14 Stages故此它改用Banias架構(gòu)的8-Way 32KB Instruction Cache + 32KB Data Cache設計，雖然容量比AMD K8的 64K Instruction Cache + 64KB Data Cache少一半，但由于AMD的L1 Cache只是2-Way設計，因此Intel的L1 Cache命中率相比K8有較輕微的優(yōu)勢。L2 Cache方面擁有特大的16-Way 256Bit 4MB容量，但Latechy卻下降至和AMD K8相約的12-14ns之間，相比AMD K8只有16-Way 128Bit 1MB(部份型號只有512KB)，Intel Core微架構(gòu)在改良Cache系統(tǒng)后擁有絕對優(yōu)勢。
但如果對比系統(tǒng)記憶體存取表現(xiàn)，AMD K8卻因內(nèi)建記憶體控制器而比Intel Core微架構(gòu)優(yōu)勝，但由于Core微架構(gòu)的采用上短Pipeline Stage架構(gòu)及時脈相對Netburst微架構(gòu)低，加上高容量的L2 Cache并內(nèi)建Shared Router Bus減少FSB使用，因此系統(tǒng)記憶體控取的表現(xiàn)差距，已不像與上代Netburst微架構(gòu)產(chǎn)品般嚴重，而為了進一步拉近與K8架構(gòu)上的記憶體效能距離，Intel在Core微架構(gòu)中加入全新的記憶體讀取技術稱為Memory Disambiguation。
Memory Disambiguation是一個十分聰明的設計，透過Out of Order過程把記憶體讀取次序作出分析。在傳統(tǒng)的微架構(gòu)里，記憶體讀取是按排程順序而被執(zhí)行，如圖上例子Load 4是獨立的Data X讀取執(zhí)行，亦必需要等待其他Store 1、Load 2及Store 3工作完畢，縱使Load 4的Data X和前面的資料存取動作并無關系，因為處理器并不會得悉前面的動作會否改變Data X的數(shù)值，所以不能重新排序并分析Load 4能否提前執(zhí)行。
在Intel Core微架構(gòu)中透過智能的分析機制，能預知Load 4的Data X是完全獨立，并可讓它提早執(zhí)行。正因如此Memory Disambigutaion能減少處理器的等候時間減少閑置，同時減低記憶體讀取的延遲值，而且它可以偵出沖突并重新讀取正確的資料及重新執(zhí)行指令，保證運作結(jié)果不會出現(xiàn)嚴重，但在正常情況下Memory Disambirutation出錯的機會率甚低。
英特爾高級數(shù)字媒體增強（Intel Advanced Digital Media Boost ）
以下測試數(shù)據(jù)來自于GamePC網(wǎng)站，測試選擇的是一顆Xeon 5140處理器，屬于已發(fā)布的Woodcrest中比較主流的產(chǎn)品，頻率2.33GHz，4MB L2緩存，支持1333MHz FSB。
Xeon 5140處理器
系統(tǒng)空閑時降頻到2GHz以降低功耗
CPU-Z已經(jīng)可以很好的識別
Woodcrest核心Xeon 5100系列處理器，相比不久前發(fā)布的Xeon 5000系列，在很多方面都有不同。接口上，兩者同為LGA771，但5100系列是基于新的Core微架構(gòu)，功耗更低，L2緩存智能共享，并且支持1333MHz FSB。
以上是Intel Xeon系列處理器roadmap，其中也表明了各代在規(guī)格上的區(qū)別。在2007年初，Intel將發(fā)布四核心處理器。
● 測試平臺
以上是這次測試的平臺信息，包括了Xeon 5100系列、Xeon 5000系列以及AMD Opteron系列。以下是測試成績?nèi)∽訥amePC網(wǎng)站，只供讀者參考，并不代表泡泡網(wǎng)觀點。
總體來看，Xeon 5100系列相比Xeon 5000系列在功耗和性能方面都有不錯的改進，體現(xiàn)出了非常高的性能/功耗比，但相比AMD Opteron來說，似乎優(yōu)勢并不大，在許多項目中還是落后。AMD即將在8月1日發(fā)布新一代Socket F Opteron處理器，其在各方面都會有所突破，屆時Intel將面臨更大的挑戰(zhàn)。<
關注我們
