性能之王還是不進反退，Prescott全
要分辨兩棟建筑物的異同，沒有內部構造圖是不行的，對于處理器來說也是如此。所以，首先我們還是來看兩張Prescott核心架構與Northwood的架構對比圖吧：
Prescott與Northwood的架構對比圖（點擊放大）
我們可以看到，上圖中最明顯的變化有三處：
◎ 指令追蹤緩存（Trace Cache，作用類似于以前的一級指令緩存）所用的分支目標緩存（Trace Cache BTB，主要用于動態(tài)分支預測），條目數（Entries）由512條增加到2000條；
◎ 一級數據緩存容量倍增，由原來的8KB增加到了16KB。緩存聯合路數也隨之倍增，由原來的4路聯合（4ways）增加到8路聯合（8ways）；
◎ 二級緩存容量也由原來的512KB增加到了1MB，緩存聯合路數則保持不變。
考慮到讀者對于緩存已經比較熟悉，因此我們先就涉及到緩存變化的后兩個項目進行分析。而對于大家還不太熟悉的BTB，我們將放到后面再作說明。
前面我們已經提到，Prescott的頻率可高達5GHz左右，而歸根結底，處理器需要內存為其輸送數據。處理器在如此高的頻率下工作，即使是尚未走向主流的下一代DDRⅡ內存，在沒有輔助措施的條件下也會略顯吃力，更不必說目前的DDR內存了。
內存系統跟不上處理器的腳步，是長久以來存在于系統設計中的一個問題。對于這個問題，AMD公司通過在K8處理器中內置內存控制器，并增加二級緩存容量到1MB來解決。而同期推出的P4至尊版則沒有變動其它機構，僅追加了2MB三級緩存。至于Prescott，則主要采用了以下三個方面的措施進行解決。
● 最容易理解的措施——增加一級、二級緩存的容量。我們已經從對比圖中看到了。不過需要提醒大家注意的是，雖然增大緩存的容量有利于緩解慢速的內存所帶來的影響，但在某種條件下，也可能隨之提高緩存的延遲，在Prescott中就出現了這種現象。以下就是我們使用ScienceMark 2.0測試緩存延遲時所得到的結果。
| | 一級緩存 | 二級緩存 | ||
| 延遲 周期 | 納秒 | 延遲 周期 | 納秒數 | |
| P4 3.2E | 4 | 1.25 | 26 | 8.11 |
| P4 3.2 | 2 | 0.62 | 19 | 5.92 |
表中可見，擴容后，Prescott的一級緩存、二級緩存延遲分別增加到Northwood的2倍和1.4倍左右，擴容的副作用較為明顯。
● 第二條措施——對P4原有的預取技術作出改進。
考慮到讀者可能對預取技術還比較陌生，因此我們首先對預取技術作簡要的說明。沒有使用預取機構的處理器，只能在需要對數據進行處理時查找緩存，如果緩存中沒有所需數據，就必須停止工作，等待內存提供此數據。而使用預取機構后，則可以在數據需要處理之前就完成查詢緩存，向內存中取數據，并將數據預取到緩存中工作，隱藏了內存的延遲，如下圖：
預取原理圖（點擊放大）
P4中具備軟件預取和硬件預取兩種預取方式。所謂軟件預取，就是在程序的代碼中由編程人員人為地添加預取指令。而硬件預取則由處理器全權管理預取工作，不需要編程人員手工插入預取指令。Prescott中對兩種預取都做出了一些改進。
軟件預取方面，對過去的P4來說預取的對象只能是普通數據。這意味著軟件預取指令只能為二級緩存提供預取服務。而在Prescott中則擴大了軟件預取的對象，不僅可以為二級緩存提供預取服務，而且還能夠為另一種重要的緩存——二級緩存D-TLB提供預取服務（有關TLB的說明請點擊這里了解）。
此外，在舊的P4中，軟件預取指令必須由速度慢的MicrcodeROM負責解碼。而現在則可由速度較快的硬件解碼器解碼，存放在發(fā)布速度快得多的Trace Cache中(MicrocodeROM和硬件解碼器的區(qū)別請點擊這里了解)。也算提高預取性能的一種輔助措施吧。
硬件預取方面，Prescott的硬件預取機構在預取時機、預取對象的選擇上也變得更加智能化，不過Intel對于硬件預取方面的改變并沒有提供更多的細節(jié)說明。
● 最后由于Prescott中超線程技術的存在，對彌補內存延遲的技術提出了更高的要求，為此，Intel進一步增加了部分內部緩沖器的容量，以滿足開啟超線程時的需要。<
關注我們
