蓋棺定論 2013年手機處理器終極指南
不夸張地說，工藝是IT行業(yè)的基礎(chǔ)。有趣的是，上一代產(chǎn)品中，高通、三星、NV三家公司分別選擇了三種不同的工藝：Tegra3采用了臺積電“40nm Fast G”，APQ8064采用了臺積電“28nm LP”，Exynos 4 Quad則采用了三星自家的“32nm LP HKMG”。如果你已經(jīng)頭暈了，不要先忙著說雖不明但覺厲，這些工藝的代號的確會讓人眼花繚亂，但它們是理解工藝細節(jié)的關(guān)鍵，所以我們必須要了解一下半導體工藝的相關(guān)基礎(chǔ)知識。雖然這些都是2012年的產(chǎn)品，但是了解一些工藝細節(jié)也更利于我們分析今年甚至未來的新產(chǎn)品。
首先，所謂的45nm、28nm，這些數(shù)字都意味著線寬，簡單理解就是內(nèi)部晶體管的尺寸。這可能是半導體工藝中最直觀也最具欺騙性的參數(shù)——大家都可能認為數(shù)字越小越先進，但實際情況遠沒有這么簡單。
嚴格來說，線寬數(shù)字本身就具有一定的欺騙性。在半導體行業(yè)中存在兩種類型的企業(yè)，一種是以Intel、三星為代表的擁有自主制造能力的企業(yè)，另一種則是以nVIDIA、高通為代表的Fabless，即設計代工型企業(yè)。對于后者而言，芯片的制造往往交給諸如臺積電、中芯國際等半導體代工廠負責。正常而言，每一代邏輯芯片工藝的線寬基本上都是以70%的比例不斷降低，就Intel為例，近幾年我們熟悉的有 90nm、65nm、45nm、32nm和最新的22nm。
由于這些企業(yè)的賣的是產(chǎn)品而不是工藝，不論是技術(shù)還是工藝，主要都是為了自用，所以不會對這方面的宣傳太過在意，但對于臺積電而言，由于它的業(yè)務是代工，因此工藝細節(jié)就成了最主要的宣傳對象?；蛟S是為了讓自己的技術(shù)看起來更“先進”一些，臺積電自130nm節(jié)點開始，每一代工藝的線寬都要比Intel小一點——分別是110nm、80nm、65nm、40nm、28nm和20nm。這樣的決策老實說，可能更多只是商業(yè)目的，技術(shù)上的差別并不會太大，甚至曾經(jīng)出現(xiàn)過以臺積電110nm工藝制造的芯片，在電子顯微鏡下觀察，實際線寬浮動在120～130nm的情況。因此本質(zhì)上來說，他們都屬于同一代，單純以線寬論，不論是28nm還是32nm，并不存在明顯的孰優(yōu)孰劣關(guān)系。
因此大家就知道了，Tegra3所采用的40nm工藝和45nm是屬于同一代的，而Exynos 4 Quad和APQ8064采用的32和28nm則是最新一代的節(jié)點。Tegra3之所以選擇上一代工藝，之前提到了是因為產(chǎn)能，但是產(chǎn)能到底影響有多大？
如果回顧以下臺積電的路線圖，那么按照原計劃，28nm工藝原本計劃在2011年9月量產(chǎn)——注意，是2011年。但實際上一直到2012年6月為止都無法達到傳統(tǒng)意義上的大規(guī)模量產(chǎn)的水平，甚至一直到今天，依然無法完全令人滿意，以至于高通已經(jīng)將部分28nm訂單轉(zhuǎn)移給了聯(lián)電和三星。而三星也同樣遇到了這種問題，Exynos 4412的投產(chǎn)也比原計劃晚了大約半年。10個月的拖延，在科技界不論是誰都是絕對無法承受的，所以縱使Tegra3再弱再慢再熱，當市場上不存在其他選擇的時候，它就是唯一的贏家。
TSMC的路線圖：2013年將投產(chǎn)16nm，而實際上連CLN28HPL都看不到
未來隨著新一代工藝節(jié)點研發(fā)難度的持續(xù)增大，可以預計“延期”會變得越來越普遍，而換代周期也會變得越來越長。前AMD半導體工廠，現(xiàn)代工廠GF的28nm就比預期的投產(chǎn)時間足足晚了一年多。目前來看，除了Intel以外，我們很難看到有誰可以保證在2013年內(nèi)量產(chǎn)22/20nm工藝，而如果再進一步到下一代的16/14nm，不確定的因素就更大了。這就像是半導體行業(yè)的一枚定時炸彈，也許在不遠的將來就會帶來明顯的影響。相信現(xiàn)在你已經(jīng)明白“線寬”這個參數(shù)的區(qū)別，那么就讓我們更進一步，去看看線寬以外的東西。
線寬以外還有東西？當然。拿Intel處理器來說，同一代工藝的產(chǎn)品（比如最新的22nm Ivy Bridge），桌面版的功耗為77W，而移動版就只有17W，當然頻率是一方面，但更重要的原因則是所謂的“工藝方向”。大體來說，任何一代線寬下都會有三個工藝方向：高性能型、通用型、低功耗型，它們是在“功耗——性能”軸上取不同平衡的產(chǎn)物。同樣的線寬，不同的工藝方向，差別甚至可以達到數(shù)倍之多，因此只談論線寬是沒有意義的。高通和三星的芯片均采用了低功耗型即LP工藝，唯獨nVIDIA因為設計了LP工藝制造的伴核，從而使用通用型即Fast G 工藝制造剩下的部分以追求更低的滿負荷功耗。
這么說來，那么高通就和三星一樣省電——且慢，事情并不是這么簡單。線寬和方向也遠遠不是工藝的全部，在這個領(lǐng)域還有很多的高級技術(shù)，它們發(fā)揮的影響力，甚至可以超越以上的一切。細心的你應該注意到了，在本回合開頭的工藝介紹中，有諸如“HKMG”這樣的縮寫，這四個字母正是代表著一個高級技術(shù)：它指高介電常數(shù)金屬柵極，英文為High-K Metal Gate，縮寫為HKMG。這是一個非常先進但也非常復雜的技術(shù)，詳細介紹可以寫許多本書，我們作為消費者或技術(shù)愛好者，只需知道個大概：HKMG就是利用高介電常數(shù)的金屬氧化物（例如氧化鉿或者氧化鋁）代替?zhèn)鹘y(tǒng)的二氧化硅作為柵極絕緣層，提高柵極對電子的容納能力與對溝道的控制力，進而降低漏電，更重要的是降低高頻率下的功耗。它的效果有多好？根據(jù)三星提供的數(shù)據(jù)， HKMG相對于SiON/Poly-Si工藝在同樣的延遲（簡單理解即頻率）下漏電最多可以降低到十分之一，而同樣的漏電下頻率最多可以提升40％。Exynos 4 Quad也正是借助這樣的先進工藝，在核心數(shù)翻倍的情況下，整體功耗依然降低了20%。
Exynos 4412當然使用了HKMG技術(shù)，但高通則令人失望。雖然臺積電也擁有28nm HPL HKMG工藝，但高通選擇的卻是基于SiON/Poly-Si的28nm LP工藝。不僅APQ8064如此，甚至最新的驍龍600 APQ8064T，也還在采用28nm LP工藝制造。這一方面是因為HKMG會抬高制造成本，更重要的是臺積電的28nm HPL HKMG工藝至今尚未量產(chǎn)，預計的時間將在2013年底到2014年初。這些因素綜合起來，使得28nm LP成為了事實上的唯一選擇——這自然會對APQ8064的功耗帶來一定負面的影響，這個影響目前來看還是非常明顯的。
關(guān)注我們
