說(shuō)出不要嚇到你!詳解超頻的五大害處

理論上,CMOS門電路輸出的數(shù)字信號(hào)(也是下一級(jí)門電路的輸入信號(hào))理想波形的上、下沿都是嚴(yán)格垂直的,從高電平跳變到低電平是突變的,不需要時(shí)間。

但是,實(shí)際上任何實(shí)物集成電路最終的性能都不可能完全達(dá)到理論指標(biāo)。CMOS門電路輸出波形也不是嚴(yán)格理論上的”方波”,在電壓跳變的過(guò)程中,不但輸出電壓不是嚴(yán)格垂直,而且還需要耗費(fèi)一定的時(shí)間。

圖中的Δt是指從高電平到低電平所需要的時(shí)間。這是因?yàn)镃MOS門電路中幾乎無(wú)處不在的寄生電容和寄生電阻。而電容器件最重要的一個(gè)特性就是,不允許電容器兩端的電壓突變,而必須有個(gè)上升或者下降的過(guò)程。只要有寄生電容的存在,Δt的存在就不可避免。通常,寄生電容的主要有以下幾種:1)作為輸出的晶體管的結(jié)電容;2)作為上級(jí)負(fù)載的下一級(jí)輸入的晶體管的結(jié)電容;3)傳輸導(dǎo)線之間和晶體管之間的電容。
寄生電阻和寄生電容越小,高低電平的轉(zhuǎn)換時(shí)間Δt在整個(gè)信號(hào)中占據(jù)的百分比越小,實(shí)際輸出的波形也就越接近于理想波形,集成電路的電氣性能就更優(yōu)秀。它們只能通過(guò)制造工藝的提高去減小,而不可能完全消失。高k柵介質(zhì)(High K gate Dielectric)、SOI工藝絕緣體上硅芯片技術(shù)(Silicon On Insulator)、“Low-k”低介電常數(shù)絕緣體技術(shù)等技術(shù)都是為了減小CPU中寄生電容采用的方法,而銅互連則有效減小了CPU中寄生電阻。然而不容樂觀的是,隨著集成密度的提高,線寬越來(lái)越窄,導(dǎo)線之間和晶體管之間的距離越來(lái)越近,晶體管柵極層厚度越來(lái)越薄,這幾年CPU寄生電容和電阻的增加已經(jīng)成為CPU制造技術(shù)中最難又最亟待解決的問(wèn)題。
超頻的CPU會(huì)使信號(hào)波形變的更差。因?yàn)镃PU成品以后,其電容和電阻值都為常數(shù),晶體管的各項(xiàng)參數(shù)也已經(jīng)固定。在信號(hào)電壓值不變的情況下, 信號(hào)高低電平的跳變所需要的時(shí)間也不變。但是頻率的提高會(huì)使信號(hào)寬度 (占用的時(shí)間)變短,最終造成波形進(jìn)一步惡化。
可以看見,超頻以后的信號(hào)更加“非理想化”,電平電壓不變的時(shí)間ΔT逐漸減小,給信號(hào)的辨認(rèn)造成困難。當(dāng)頻率增加過(guò)高.門電路還未達(dá)到最高電平和最低電平的電壓要求值就開始“跳變”。波形嚴(yán)重失真,并且可能造成信號(hào)達(dá)不到下一級(jí)門電路的觸發(fā)電壓而使整個(gè)CPU無(wú)法工作。通常,這種過(guò)度超頻會(huì)造成電腦根本無(wú)法啟動(dòng)、黑屏等故障。
關(guān)注我們
