Conroe強(qiáng)在哪兒？Core vs K8架構(gòu)解析
為了使讀者更加清晰的了解AMD K8 處理器與 Intel Core 微架構(gòu)的區(qū)別，我們使用相同的風(fēng)格制作了下面的圖表。
Core 微架構(gòu)
K8 處理器
從圖上可以看到Core 微架構(gòu)與K8 處理器的明顯區(qū)別。Core 微架構(gòu)擁有更大的亂序緩沖區(qū)——96 entry，再考慮到它的宏指令融合技術(shù)，其實(shí)際容量比 K8 處理器的72 entry要大的多。而最初的 P6 微架構(gòu)只有40 entry，在Banias、Dothan 及 Yonah 處理器中增加到了80 entry，而現(xiàn)在的 Core 微架構(gòu)進(jìn)一步增加到了96 entry。為了看起來(lái)清晰、直觀，我們制作了下面的表格來(lái)比較這幾代處理器的重要特性。
幾代處理器特性比較
Core 微架構(gòu)采用集中式保留站（central reservation station），而 K8 處理器采用分布式調(diào)度器（distributed scheduler）。集中式保留站的優(yōu)勢(shì)是擁有更高的利用率，而分布式調(diào)度器能容納更多的表項(xiàng)。NetBurst 微架構(gòu)也采用分布式調(diào)度器。
使用集中式保留站也是把 Core 微架構(gòu)稱作“P8 微架構(gòu)”的理由之一，這是相對(duì)古老的 P6 微架構(gòu)的第二項(xiàng)巨大的提升。它利用保留站并調(diào)度與分配執(zhí)行單元來(lái)執(zhí)行微指令。執(zhí)行結(jié)束后，執(zhí)行結(jié)果被存儲(chǔ)到亂序緩沖區(qū)內(nèi)。這樣的設(shè)計(jì)方式無(wú)疑是繼承自Yonah、Dothan 甚至 P6 微架構(gòu)。
最大的區(qū)別并不能立即從圖表上看出來(lái)。Intel 先前的處理器需要2個(gè)時(shí)鐘周期才能完成一次分支預(yù)測(cè)操作，而 Core 微架構(gòu)只需要1個(gè)時(shí)鐘周期。而 AMD 的 K8 處理器也只需要1個(gè)時(shí)鐘周期就可以完成一次分支預(yù)測(cè)操作。
另外一處令人驚訝的地方是 Core 微架構(gòu)的 SSE 多媒體指令執(zhí)行性能。Core 微架構(gòu)擁有3組非常強(qiáng)大的128-bit的 SSE 執(zhí)行單元，其中2組是對(duì)稱的。擁有如此強(qiáng)大的SSE執(zhí)行資源，Core 微架構(gòu)在執(zhí)行128-bit SSE2/SSE3指令時(shí)將遠(yuǎn)遠(yuǎn)超過(guò) K8 處理器。
在 K8 處理器上，1條128-bit的 SSE 指令會(huì)被解碼成2條64-bit的指令，因?yàn)?K8 處理器的 SSE 執(zhí)行單元只能執(zhí)行64-bit的指令。所以說(shuō)，從這個(gè)角度看，Core 微架構(gòu)的SSE處理能力至少是 K8 處理器的2倍。如果是對(duì)64-bit的浮點(diǎn)進(jìn)行操作，Core 微架構(gòu)每個(gè)時(shí)鐘周期可以處理4個(gè)雙精度浮點(diǎn)數(shù)的計(jì)算，而 K8 處理器可以處理3個(gè)。
就整數(shù)執(zhí)行單元來(lái)說(shuō)，Core 微架構(gòu)比 Pentium 4 處理器和 Dothan 處理器也有很大的提高，而與 K8 處理器處于同樣的水準(zhǔn)——如果只考慮執(zhí)行單元的數(shù)量的話，Core 微架構(gòu)與 K8 處理器都擁有3組ALU。如果也考慮 AGU 的話，K8 處理器擁有3組，甚至比 Core 微架構(gòu)的2組要更有優(yōu)勢(shì)。這可能會(huì)使 K8 處理器在一些不太常見的整數(shù)計(jì)算中有優(yōu)勢(shì)，比如解密運(yùn)算。不過(guò)，Core 微架構(gòu)擁有的更深、更靈活的亂序緩沖區(qū)和更大、更快速的二級(jí)緩存可以在絕大多數(shù)整數(shù)運(yùn)算中消除 K8 處理器這個(gè)小小的優(yōu)勢(shì)。
關(guān)注我們
