AMD Athlon 64系列終極報告（上）：
外圍系統(tǒng)架構(gòu)的變革，歸根到底還是為處理器內(nèi)核服務(wù)。如果這一部分不作出改進(jìn)，性能上的提升，也只能是一紙空文。
首先，我們來看一張K8核心的Athlon64（FX）與K7核心處理器的內(nèi)部架構(gòu)對比圖：
Athlon64（FX）與K7內(nèi)部架構(gòu)對比（點擊放大）
圖中可見，表面上看新的核心和K7相比總體上變化并不大，同樣的3個負(fù)責(zé)整數(shù)運(yùn)算的ALU、AGU單元，同樣的3個負(fù)責(zé)浮點、3DNow！等多媒體指令運(yùn)算的浮點單元。如果不考慮新的64位指令執(zhí)行狀況，基本上兩者處理數(shù)據(jù)的流程將非常相似。
但是較為仔細(xì)地了解了新核心的內(nèi)部結(jié)構(gòu)后，你會發(fā)現(xiàn)即使對于32位指令的執(zhí)行來說，雖然他和K7相比外貌相似，實際上還是存在幾處較為明顯的區(qū)別的。
我們首先從前端的緩存部分入手吧：
● 緩存部分的改進(jìn)
一級緩存、二級緩存部分，Athlon64（FX）同K7核心相比，除了將二級緩存容量統(tǒng)一提升到1MB，二級緩存位寬相比K7核心的64bit倍增為128bit之外，并沒有在結(jié)構(gòu)上作出太大的變動。
然而，CPU中另一類重要緩存――-主管內(nèi)存地址翻譯的TLB的相關(guān)參數(shù)，卻在Athlon64（FX）中相對K7處理器做出了較大的變動。
為了使大家更透徹地理解TLB的參數(shù)變化對CPU性能的影響，關(guān)于TLB的原理，我們作出如下的簡要介紹：
TLB的英文全名為：Translation Lookaside Buffer，我們可以翻譯為旁路轉(zhuǎn)換緩沖，也可以把它理解成頁表緩沖，因為它里面其實存放的是一些頁表文件（虛擬地址到物理地址的轉(zhuǎn)換表）。
首先我們需要知道的是：TLB和我們熟悉的一級、二級緩存并沒有本質(zhì)的區(qū)別，二者都屬于緩存一類，他們的區(qū)別在于所緩存的內(nèi)容不同。我們知道，同CPU在內(nèi)存中存取數(shù)據(jù)時先查找一級、二級緩存中是否存在所需的數(shù)據(jù)相同；當(dāng)處理器要在內(nèi)存中尋址數(shù)據(jù)時，它也不是直接到內(nèi)存的物理地址里查找的，而是通過一組虛擬地址轉(zhuǎn)換到主內(nèi)存的物理地址。
這樣，就需要有一組將虛擬地址和物理地址對應(yīng)起來的地址對應(yīng)表格。通常，這個表格存放在內(nèi)存中，TLB則負(fù)責(zé)緩存這個表格中的數(shù)據(jù)。而CPU需要尋址數(shù)據(jù)時，同樣會優(yōu)先在TLB中查找是否有需要的表格數(shù)據(jù)。這樣，同一級、二級緩存尺寸和聯(lián)合路數(shù)對處理器性能的影響相同，處理器的性能和尋址的命中率，進(jìn)而同TLB的尺寸、聯(lián)合路數(shù)有很大的關(guān)系了。
對于尋址空間更大的K8，增加TLB條目數(shù)，改變TLB聯(lián)合方式顯然具有更重要的意義。
回到正題，我們整理了AthlonXP 與Athlon64（FX）相關(guān)的TLB參數(shù)的不同之處，列出以下的表格，供大家參考：
以下則是我們使用Wcpuid3.1a所測出的Athlon 64 FX51以及Athlon 64 3200+的緩存相關(guān)信息：（兩者信息相同，不重復(fù)貼出。）
Athlon64 FX51緩存相關(guān)信息（點擊放大）
同時，在TLB控制機(jī)構(gòu)方面，為了提高在程序間切換時的處理器性能，Athlon64（FX）也相應(yīng)K7核心作出了一些變化。具體變化大家可以參考如下的Athlon64（FX）TLB機(jī)構(gòu)圖：
新的TLB控制機(jī)構(gòu)（點擊察看大圖）<
關(guān)注我們
