走出DDR3誤區(qū)! AM2+/AM3平臺對比評測
DDR3內(nèi)存須知：提升頻率的關(guān)鍵技術(shù)
其實(shí)DDR3內(nèi)存提升有效頻率的關(guān)鍵依然是舊招數(shù)，就是提高預(yù)取設(shè)計(jì)位數(shù)，這與DDR2采用的提升頻率的方案是類似的。我們知道，DDR2的預(yù)取設(shè)計(jì)位數(shù)是4Bit，也就是說DRAM內(nèi)核的頻率只有接口頻率的1/4，所以DDR2-800內(nèi)存的核心工作頻率為200MHz的，而DDR3內(nèi)存的預(yù)取設(shè)計(jì)位數(shù)提升至8Bit，其DRAM內(nèi)核的頻率達(dá)到了接口頻率的1/8，如此一來同樣運(yùn)行在200MHz核心工作頻率的DRAM內(nèi)存就可以達(dá)到1600MHz的等值頻率，這種“翻倍”的效果在DDR3上依然非常有效。
DDR3與DDR2幾個主要的不同之處 ：
1.突發(fā)長度（Burst Length，BL）
由于DDR3的預(yù)取為8bit，所以突發(fā)傳輸周期（Burst Length，BL）也固定為8，而對于DDR2和早期的DDR架構(gòu)系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個4bit Burst Chop（突發(fā)突變）模式，即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數(shù)據(jù)突發(fā)傳輸，屆時可通過A12地址線來控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操作都將在DDR3內(nèi)存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳輸控制（如4bit順序突發(fā)）。
2.尋址時序（Timing）
就像DDR2從DDR轉(zhuǎn)變而來后延遲周期數(shù)增加一樣，DDR3的CL周期也將比DDR2有所提高。DDR2的CL范圍一般在2～5之間，而DDR3則在5～11之間，且附加延遲（AL）的設(shè)計(jì)也有所變化。DDR2時AL的范圍是0～4，而DDR3時AL有三種選項(xiàng)，分別是0、CL-1和CL-2。另外，DDR3還新增加了一個時序參數(shù)——寫入延遲（CWD），這一參數(shù)將根據(jù)具體的工作頻率而定。
3.DDR3新增的重置（Reset）功能
重置是DDR3新增的一項(xiàng)重要功能，并為此專門準(zhǔn)備了一個引腳。DRAM業(yè)界很早以前就要求增加這一功能，如今終于在DDR3上實(shí)現(xiàn)了。這一引腳將使DDR3的初始化處理變得簡單。當(dāng)Reset命令有效時，DDR3內(nèi)存將停止所有操作，并切換至最少量活動狀態(tài)，以節(jié)約電力。
在Reset期間，DDR3內(nèi)存將關(guān)閉內(nèi)在的大部分功能，所有數(shù)據(jù)接收與發(fā)送器都將關(guān)閉，所有內(nèi)部的程序裝置將復(fù)位，DLL（延遲鎖相環(huán)路）與時鐘電路將停止工作，而且不理睬數(shù)據(jù)總線上的任何動靜。這樣一來，將使DDR3達(dá)到最節(jié)省電力的目的。
4.DDR3新增ZQ校準(zhǔn)功能
ZQ也是一個新增的腳，在這個引腳上接有一個240歐姆的低公差參考電阻。這個引腳通過一個命令集，通過片上校準(zhǔn)引擎（On-Die Calibration Engine，ODCE）來自動校驗(yàn)數(shù)據(jù)輸出驅(qū)動器導(dǎo)通電阻與ODT的終結(jié)電阻值。當(dāng)系統(tǒng)發(fā)出這一指令后，將用相應(yīng)的時鐘周期（在加電與初始化之后用512個時鐘周期，在退出自刷新操作后用256個時鐘周期、在其他情況下用64個時鐘周期）對導(dǎo)通電阻和ODT電阻進(jìn)行重新校準(zhǔn)。
5.參考電壓分成兩個
在DDR3系統(tǒng)中，對于內(nèi)存系統(tǒng)工作非常重要的參考電壓信號VREF將分為兩個信號，即為命令與地址信號服務(wù)的VREFCA和為數(shù)據(jù)總線服務(wù)的VREFDQ，這將有效地提高系統(tǒng)數(shù)據(jù)總線的信噪等級。
6.更低的電壓要求
除了更高的工作頻率，DDR3內(nèi)存還實(shí)現(xiàn)了更低的工作電壓，以及有效降低了功耗。第一代DDR內(nèi)存的核心電壓達(dá)到2.5V，DDR2降低到1.8V，而DDR3則進(jìn)一步降低到1.5V；此外，I/O Buffer也采用低功耗設(shè)計(jì)，I/O Driver的阻值從DDR2的34歐姆降低到18歐姆。更低的工作電壓有效地控制了DDR3內(nèi)存的發(fā)熱量，這也使得DDR3內(nèi)存的可以達(dá)到更高的頻率。
7.點(diǎn)對點(diǎn)連接（Point-to-Point，P2P）
這是為了提高系統(tǒng)性能而進(jìn)行的重要改動，也是DDR3與DDR2的一個關(guān)鍵區(qū)別。在DDR3系統(tǒng)中，一個內(nèi)存控制器只與一個內(nèi)存通道打交道，而且這個內(nèi)存通道只能有一個插槽，因此，內(nèi)存控制器與DDR3內(nèi)存模組之間是點(diǎn)對點(diǎn)（P2P）的關(guān)系（單物理Bank的模組），或者是點(diǎn)對雙點(diǎn)（Point-to-two-Point，P22P）的關(guān)系（雙物理Bank的模組），從而大大地減輕了地址/命令/控制與數(shù)據(jù)總線的負(fù)載。而在內(nèi)存模組方面，與DDR2的類別相類似，也有標(biāo)準(zhǔn)DIMM（臺式PC）、SO-DIMM/Micro-DIMM（筆記本電腦）、FB-DIMM2（服務(wù)器）之分，其中第二代FB-DIMM將采用規(guī)格更高的AMB2（高級內(nèi)存緩沖器）。、
關(guān)注我們
