酷睿架構(gòu)首款處理器測(cè)試 5大創(chuàng)新解析
基于英特爾酷睿微體系架構(gòu)的第一款處理器
Core微體系架構(gòu)提升了新處理器的性能，同時(shí)也是冠以Intel Core 2 Duo處理器品牌的移動(dòng)和桌面產(chǎn)品的設(shè)計(jì)基礎(chǔ)。Intel Core微架構(gòu)相比上代架構(gòu)，約有70-80%的架構(gòu)和線路被重新設(shè)計(jì)，并加入了五項(xiàng)主要改革，包括寬位動(dòng)態(tài)執(zhí)行、智能功率特性、高級(jí)智能高速緩存、智能內(nèi)存訪問(wèn)以及高級(jí)數(shù)字媒體增強(qiáng)，本文將會(huì)詳細(xì)介紹這五項(xiàng)技術(shù)創(chuàng)新的原理。
英特爾寬位動(dòng)態(tài)執(zhí)行（Intel Wide Dynamic Execution）
明顯地，Intel Core微架構(gòu)的Wide Dynmaic Execution和Adcanced Dynamic Executive意念不同，它的出發(fā)點(diǎn)在于如何提高每周期指令處理數(shù)目，改善執(zhí)行時(shí)間及提升處理器的能源效益，Core微架構(gòu)擁有4組Decoder(3 Simple decoders + 1 Complex decoder)，比上代Pentium Pro(P6)/PentiumII/PentiumIII/Pentium M架構(gòu)擁有2 Simple decoders + 1 Complex decoder可多處理一組指令，與AMD K8不同的是它只擁有3組Complex ecoders，正常來(lái)說(shuō)大部份x86指令均可以采用Simple Coder把它翻譯成一個(gè)Micro-Op指令，只有極少數(shù)學(xué)運(yùn)算的指令，需要采用Complex decoders來(lái)把它翻譯為四個(gè)Micro-Ops指令，因此在正常情況下Core微架構(gòu)對(duì)比Netburst及K8有更優(yōu)秀的指令執(zhí)行效率。取消了高時(shí)脈政策，Intel Core微架構(gòu)用回較高效率的14層Pipelines，為了提升分支預(yù)測(cè)的能力及準(zhǔn)確性，Branch Predictor的Bandwitdh提升20B(K8、Banias為16B，Netburst為4B)，這些都是體現(xiàn)了"Wide"的意念。
Wide Dynamaic Execution首次加入了Macro-Fusion技術(shù)。在舊世代的微架構(gòu)中，每個(gè)指令被送來(lái)時(shí)其解碼及執(zhí)行動(dòng)作是完全獨(dú)立的，但I(xiàn)ntel Core微架構(gòu)可以讓常見的指令組例如一個(gè)Compare指令配隨后擁有一個(gè)Jump指令，便可把這個(gè)指令組合成單一的Micro-Op指令，這令Core微架構(gòu)在特定情況下每個(gè)周期有運(yùn)算五組指令，據(jù)Intel表示大部份x86程序，約每十至十五個(gè)指令就會(huì)出現(xiàn)一組可透過(guò)Macro -Fusion被組合，因此減少了程序執(zhí)行所需運(yùn)算時(shí)間、提升效能卻不會(huì)增加處理器的功耗，為此Intel亦改良ALU(Arithmetic Logic Unit)部份以支援Macro-Fusion技術(shù)。
關(guān)注我們
