三通道+DDR3能普及嗎?內(nèi)存變革進(jìn)行時
● DDR3集萬千寵愛搶班奪權(quán)
1. 8bit預(yù)取設(shè)計，而DDR2為4bit預(yù)取。
相對于DDR2內(nèi)存的4bit預(yù)取機(jī)制，DDR3內(nèi)存模組最大的改進(jìn)就是采用了8bit預(yù)取機(jī)制設(shè)計，也就是內(nèi)部同時并發(fā)8位數(shù)據(jù)。在相同Cell頻率下，DDR3的數(shù)據(jù)傳輸率是DDR2的兩倍。這樣DRAM內(nèi)核的頻率只有接口頻率的1/8，DDR3-800的核心工作頻率只有100MHz，當(dāng)DRAM內(nèi)核工作頻率為200MHz時，接口頻率已經(jīng)達(dá)到了1600MHz。而當(dāng)DDR3內(nèi)存技術(shù)成熟時，相信有實力的內(nèi)存廠商將推出DDR3-2000甚至2400的頻率更高的內(nèi)存。
內(nèi)存規(guī)格對比表
2. 采用點對點的拓樸架構(gòu)，以減輕地址/命令與控制總線的負(fù)擔(dān)。
這是為了提高系統(tǒng)性能而進(jìn)行的重要改動，也是DDR3與DDR2的一個關(guān)鍵區(qū)別。在DDR3系統(tǒng)中，一個內(nèi)存控制器只與一個內(nèi)存通道打交道，而且這個內(nèi)存通道只能有一個插槽，因此，內(nèi)存控制器與DDR3內(nèi)存模組之間是點對點（Point-to-Point，P2P）的關(guān)系（單物理Bank的模組），或者是點對雙點（Point-to-two-Point，P22P）的關(guān)系（雙物理Bank的模組），從而大大地減輕了地址/命令/控制與數(shù)據(jù)總線的負(fù)載。而在內(nèi)存模組方面，與DDR2的類別相類似，也有標(biāo)準(zhǔn)DIMM（臺式PC）、SO-DIMM/Micro-DIMM（筆記本電腦）、FB-DIMM2（服務(wù)器）之分，其中第二代FB-DIMM將采用規(guī)格更高的AMB2（高級內(nèi)存緩沖器）。
3. 采用100nm以下的生產(chǎn)工藝，將工作電壓從1.8V降至1.5V，在DDR3系統(tǒng)中，對于內(nèi)存系統(tǒng)工作非常重要的參考電壓信號VREF將分為兩個信號，即為命令與地址信號服務(wù)的VREFCA和為數(shù)據(jù)總線服務(wù)的VREFDQ，這將有效地提高系統(tǒng)數(shù)據(jù)總線的信噪等級。
DDR3比DDR2功耗更低
4. 增加異步重置（Reset）與ZQ校準(zhǔn)功能。重置是DDR3新增的一項重要功能，并為此專門準(zhǔn)備了一個引腳。這一引腳將使DDR3的初始化處理變得簡單。當(dāng)Reset命令有效時，DDR3內(nèi)存將停止所有操作，并切換至最少量活動狀態(tài)，以節(jié)約電力。在Reset期間，DDR3內(nèi)存將關(guān)閉內(nèi)在的大部分功能，所有數(shù)據(jù)接收與發(fā)送器都將關(guān)閉，所有內(nèi)部的程序裝置將復(fù)位，DLL（延遲鎖相環(huán)路）與時鐘電路將停止工作，而且不理睬數(shù)據(jù)總線上的任何動靜。這樣一來，將使DDR3達(dá)到最節(jié)省電力的目的。
關(guān)注我們
