AMD桌面級APU發(fā)布！Llano A8深度評測
第二章/第三節(jié) Llano APU的CPU和GPU共享內(nèi)存控制器
GPU對顯存帶寬的渴求比CPU高，性能越強需求就越高，這也就是獨顯為什么需要256bit以上的顯存位寬、采用GDDR5超高頻率顯存的根本原因。AMD要在APU當中整合主流級高性能顯卡，那么就必須解決共享顯存的問題。
Llano APU內(nèi)部整合了一個雙通道DDR3內(nèi)存控制器，單條DDR3內(nèi)存是64bit雙通道就是128bit，基本上可以滿足主流獨顯的位寬要求了。這個128bit控制器也要消耗不少的晶體管，CPU和GPU合用的話可以最大化資源利用。
整合式內(nèi)存控制器可以將內(nèi)存延遲降到最低，此前Intel和AMD都將內(nèi)存控制器整合在了CPU內(nèi)部，其優(yōu)勢是顯而易見的。不過集成顯卡的待遇就沒有這么高了，以往的整合顯卡都在北橋之中，需要往共享內(nèi)存中讀寫數(shù)據(jù)的話，必須通過前端總線向CPU發(fā)出請求，然后再返還，數(shù)據(jù)帶寬和延遲都不甚理想。
Llano APU內(nèi)存控制器示意圖
APU就不存在這個問題了，CPU和GPU在內(nèi)存控制器面前是平等的，都是直接相連，帶寬可以最大化利用，延遲可以降到最低。不過共享內(nèi)存控制器的話，就涉及到爭搶帶寬的問題了，實際分配到的帶寬要比理論值低，尤其是在CPU和GPU負載都很高的情況下。
但共享內(nèi)存還有一個最大的好處，那就是APU最擅長的異構(gòu)計算，當CPU和GPU做大規(guī)模并行計算的話，存取的數(shù)據(jù)都在內(nèi)存當中，交換數(shù)據(jù)無需繞過漫長的總線，也無需在內(nèi)存與顯存之間徘徊。共享式內(nèi)存可以消除CPU與GPU之間最大的瓶頸。
針對筆記本平臺的Llano APU，接口封裝為Socket FS1，最高可以支持到雙通道DDR3-1600，最大32GB容量，理論內(nèi)存帶寬25.6GB/s，可兼容1.5V標準電壓內(nèi)存條或者是1.35V低壓內(nèi)存條。
針對臺式機平臺的Llano APU，接口封裝為Socket FM1，最高可以支持到雙通道DDR3-1866，最大64GB容量，理論內(nèi)存帶寬29.8GB/s。值得質(zhì)疑的是，DDR3-1866的頻率僅在插兩條內(nèi)存的情況下才能達到，如果插滿4條內(nèi)存的話，官方最高只能支持到DDR3-1600的頻率。
關(guān)注我們
